FPGAマガジン No.8 サポートWiki

FPGAマガジン No.8で紹介したZYNQのXADCのサポートWikiです。 FPGAマガジンで紹介しきれなかった部分を補完することを主目的としています。

• 本プロジェクトはVivado 2014.4で実行できます。
• Linux上で動作確認を行っております。

ZYBO用 Vivadoプロジェクト

下記のようにgithubからIPCOREとプロジェクトファイルをダウンロードします。

ZYBO用 Vivadoプロジェクトは中身が存在しませんが、IPコアのリポジトリの設定を行っています。 従って、IPCOREと同じディレクトリでダウンロードしてください。

% git clone git://github.com/aquaxis/IPCORE.git
% git clone git://github.com/aquaxis/FPGAMAG.git

論理合成(ZYBO用 Bitファイルの作成)

FPGAMAG/No8/ZYBOの下でVivado 2014.4を起動してください。

下記のようにディレクトリを移動してから、ZYBOのWebページからZYBO_def.zipをダウンロードして、Zipファイルを解凍後、"ZYBO_zynq_dev.xml"をFPGAMAG/No8/ZYBO/の下に置いてください。

% cd FPGAMAG/No8/ZYBO
% unzip ZYBO_def.zip
% vivado

Vivado起動後、次の手順でプロジェクトを合成します。

• 記号付きリスト"Open Project"でZYBO.xprを選択して開いてください。
• 開いたあと、"Tools" -> "Run Tcl Script"でZYBO.tclを実行します。
• TCLが正常に実行されるとFPGAマガジン No.8で紹介しているプロジェクトが生成されます。
• "Project Manager"で"ZYBO"を右クリックして、"Create HDL Wrapper..."を選択し、RTLのトップ階層を作成します。
• "Program and Debug"の"Generate Bitstream"をクリックして、論理合成、配置配線、Bitファイルの生成を行います。